معالج Tensor G7 — الاسم الرمزي “LaJolla” — يُختبر حاليًا بحزمتَي ذاكرة LPDDR5X وLPDDR6 وفقًا لتسريب نُشر في 9 يوليو 2026. إذا اعتُمدت LPDDR6 بناقل 96-بت، فسيحصل Pixel 12 على قفزة في عرض النطاق الترددي تتجاوز 70% مقارنةً بالجيل الحالي — وهو المتغير الذي يحدد سرعة تشغيل النماذج اللغوية الكبيرة (LLM) على الجهاز، لا سرعة المعالج أو وحدة الرسوميات.
ما نعرفه حتى الآن: تشريح التسريب ومصداقيته
المعلومة المحورية صدرت من حساب @Reptalicant على منصة X بتاريخ 9 يوليو 2026، وتضمنت نقطتين: الأسماء الرمزية لثلاثة أجيال من معالجات Exynos (Ulysses وVanguard وWhistler)، وأن Tensor G7 يُختبر بمتغيرَي تغليف ذاكرة LPDDR5X وLPDDR6.
يجب وضع هذا التسريب في سياقه:
- مصدر واحد غير مؤكد: لا يوجد تأكيد ثانٍ مستقل حتى الآن. التسريبات السابقة من هذا المصدر شملت معلومات صحيحة جزئيًا عن خطط Samsung، لكن سجلّه ليس بمستوى المسرِّبين الراسخين.
- مرحلة مبكرة من التطوير: اختبار متغيرَي ذاكرة يعني أن Google لم تحسم قرارها بعد. كثير من التكوينات تُختبر ولا تصل إلى المنتج النهائي.
- الجدول الزمني: Pixel 12 متوقع في 2027، أي أن أمام Google أكثر من عام لتغيير المواصفات.
رغم هذه التحفظات، يستحق التسريب تحليلًا معمّقًا لأن ترقية الذاكرة — إن حدثت — ستكون أهم تغيير في بنية Tensor منذ الانتقال إلى TSMC مع الجيل الخامس.
LPDDR6 من الداخل: ما الذي يتغير فعليًا؟
معيار LPDDR6 نُشر رسميًا من JEDEC في يوليو 2025 تحت المسمى JESD209-6. التغييرات ليست مجرد زيادة في سرعة النقل، بل إعادة هيكلة جوهرية لبنية القنوات.
البنية الجديدة: من 16-بت إلى 24-بت
في LPDDR5X، تتكون كل قناة من واجهة بعرض 16-بت. في LPDDR6، توسّعت القناة إلى 24-بت مقسّمة إلى قناتين فرعيتين بعرض 12-بت لكل منهما. هذا التحول إلى عرض غير ثنائي (non-power-of-two) هو الأول من نوعه في تاريخ ذاكرة DRAM، وله دلالتان:
- زيادة التوازي (Parallelism): القناتان الفرعيتان تعملان باستقلالية، مما يسمح بمعالجة طلبين منفصلين بالتزامن — مفيد تحديدًا في أحمال العمل المختلطة كاستدلال الذكاء الاصطناعي (AI Inference).
- تحكم ديناميكي في الرشقة (Dynamic Burst Control): يمكن للنظام التبديل بين رشقات 32 بايت و64 بايت حسب نمط الوصول، بدلًا من الوضع الثابت في LPDDR5X.
الأرقام الجوهرية
| المعيار | LPDDR5X | LPDDR6 | الفرق |
|---|---|---|---|
| أقصى معدل نقل لكل دبوس | 10.7 Gbps | 14.4 Gbps | +35% |
| عرض القناة | 16-بت | 24-بت (2×12) | +50% |
| ناقل النظام النموذجي (هاتف ذكي) | 64-بت (4×16) | 96-بت (4×24) | +50% |
| عرض النطاق النظري (ناقل 96-بت، 14.4 Gbps) | ≈68.2 GB/s (64-بت) | ≈115.2 GB/s (96-بت) | +≈69% |
ملاحظة تقنية: الرقم 115.2 GB/s هو الحد النظري الأقصى عند تشغيل ناقل 96-بت بأقصى تردد. الأداء الفعلي يعتمد على تصميم متحكم الذاكرة في المعالج، ونمط الوصول، والإعدادات الحرارية.
ميزات إضافية مهمة
- تصحيح الأخطاء المدمج (On-die ECC): البيانات الوصفية للتصحيح مدمجة في حزم البيانات نفسها، دون الحاجة إلى دبابيس مخصصة.
- مقاومة هجمات Row Hammer: عبر تقنية عدّ التنشيط لكل صف (Per Row Activation Counting — PRAC).
- كفاءة الطاقة: جهد تشغيل أقل مع أنماط إدارة طاقة أدق من LPDDR5X.
لماذا الذاكرة — لا المعالج — هي عنق الزجاجة في الذكاء الاصطناعي المحلي؟
هذه النقطة جوهرية لفهم أهمية تسريب LPDDR6 لـ Tensor G7. استدلال النماذج اللغوية الكبيرة محليًا (On-device LLM Inference) مقيّد بعرض النطاق الترددي للذاكرة (Memory-Bandwidth Bound)، لا بقدرة المعالج الحسابية.
الآلية التقنية
عند تشغيل نموذج لغوي كبير على الجهاز، تمر العملية بمرحلتين:
- مرحلة الملء (Prefill): تُعالَج بيانات الإدخال دفعة واحدة — هذه المرحلة محدودة بقدرة الحوسبة (Compute-Bound).
- مرحلة التوليد (Decode): يُولَّد كل رمز (Token) بالتسلسل، وتتطلب كل خطوة قراءة معاملات النموذج (Weights) بالكامل من الذاكرة — هذه المرحلة محدودة بعرض النطاق الترددي (Memory-Bandwidth Bound).
بما أن مرحلة التوليد تستغرق الجزء الأكبر من وقت الاستدلال، فإن سرعة توليد الرموز (Tokens/Second) تتناسب طرديًا مع عرض النطاق الترددي للذاكرة.
الأثر المباشر على Tensor G7
| المعيار | Tensor G5 (LPDDR5X, 64-بت) | Tensor G7 (تقدير — LPDDR6, 96-بت) |
|---|---|---|
| عرض النطاق الترددي التقريبي | ≈68 GB/s | ≈100–115 GB/s |
| الأثر على سرعة توليد الرموز | خط الأساس | تحسن ≈47–69% نظريًا |
هذا يعني أن Tensor G7 مع LPDDR6 يمكن أن يحقق قفزة ملموسة في أداء الذكاء الاصطناعي المحلي — حتى لو بقيت نوى المعالج ووحدة الرسوميات بنفس مستوى المنافسين أو أقل منهم.
مسألة التغليف: لماذا تحتاج LPDDR6 إلى WMCM؟
الانتقال إلى LPDDR6 لا يقتصر على تغيير شريحة الذاكرة. تقنية التغليف الحالية — InFO-PoP (Integrated Fan-Out Package-on-Package) — تضع شريحة الذاكرة فوق المعالج مباشرة في بنية عمودية. هذا يخلق نقطة اختناق حراري لأن حرارة المكونين تتركز في مسار عمودي ضيق.
تقنية التغليف البديلة — WMCM (Wafer-Level Multi-Chip Module) — المطوَّرة من TSMC تضع المكونات جنبًا إلى جنب على طبقة إعادة التوزيع (Redistribution Layer)، مما يوفر:
| الخاصية | InFO-PoP | WMCM |
|---|---|---|
| هندسة التجميع | عمودي (ذاكرة فوق معالج) | أفقي (جنبًا إلى جنب) |
| توزيع الحرارة | تركّز في نقطة واحدة | توزيع أفقي أوسع |
| سقف الأداء الحراري | أقل — اختناق أسرع تحت الأحمال المستمرة | أعلى — هامش حراري أكبر |
| ملاءمة أحمال الذكاء الاصطناعي | محدودة | مناسبة |
تقارير سابقة تشير إلى أن Apple تتجه إلى اعتماد WMCM مع معالج A20 Pro لنفس الأسباب: الذاكرة الأسرع تولّد حرارة أكبر، والتغليف العمودي لم يعد كافيًا لاحتوائها.
إذا اعتمدت Google ذاكرة LPDDR6 مع Tensor G7، فمن المرجح أنها ستحتاج إلى الانتقال إلى WMCM أو تقنية تغليف مماثلة — وهو قرار يزيد تعقيد التصميم وتكلفته.
استراتيجية Google: أولوية الذاكرة على المعالج
تسريب LPDDR6 يتسق مع فلسفة Google في تصميم رقاقات Tensor منذ الجيل الأول: أولوية الذكاء الاصطناعي على الأداء التقليدي.
نمط ثابت عبر الأجيال
| الجيل | المصنع | دقة التصنيع | الميزة المميزة | نقطة الضعف المقبولة |
|---|---|---|---|---|
| Tensor G1–G4 | Samsung | 5nm → 4nm | وحدة TPU مخصصة للذكاء الاصطناعي | أداء CPU/GPU أضعف من Snapdragon، مشاكل حرارية |
| Tensor G5 | TSMC | 3nm (N3P) | الانتقال إلى TSMC، GPU من Imagination | مودم Exynos 5400 لا يزال من Samsung |
| Tensor G6 | TSMC | 2nm (N2) | مودم MediaTek M90 بدل Exynos | ترقيات CPU/GPU تدريجية |
| Tensor G7 (متوقع) | TSMC | 2nm | دعم LPDDR6 محتمل | CPU/GPU قد تبقى متأخرة جيلًا أو اثنين |
Google تقبل عمدًا التنازل في أداء CPU وGPU مقابل تخصيص مساحة السيليكون والميزانية الحرارية لوحدة TPU والذاكرة — لأن هذا هو ما يميّز تجربة Pixel عن المنافسين.
سابقة ZUFS: التمييز بين الطرز
قامت Google سابقًا بتخصيص تقنيات تخزين متقدمة لطرز Pro فقط: ذاكرة التخزين المنطقية ZUFS 4.0 (Zoned UFS) المطوَّرة من SK Hynix حُصرت في طرز Pixel 10 Pro وPro XL وPro Fold بسعات 512 غيغابايت و1 تيرابايت. الطرز الأرخص حصلت على UFS 4.0 أو حتى UFS 3.1.
هذا النمط يجعل من المرجح أن تفعل Google الشيء نفسه مع الذاكرة: LPDDR6 لطرز Pixel 12 Pro، وLPDDR5X للطراز القياسي.
المقايضة المركزية: التكلفة مقابل الأداء
أزمة تسعير DRAM في 2026-2027
تسريب LPDDR6 يأتي في ظل أزمة عرض حادة في سوق DRAM العالمي:
- تحويل الطاقة الإنتاجية: مصنعو الذاكرة الثلاثة الكبار (Samsung، SK Hynix، Micron) يحوّلون خطوط الإنتاج نحو ذاكرة HBM عالية الهامش لمراكز البيانات، مما يُقلّص المعروض من ذاكرة الأجهزة المحمولة.
- ارتفاع الأسعار: أسعار عقود DRAM شهدت ارتفاعات ملحوظة طوال 2026، وتقارير TrendForce وCounterpoint Research تتوقع استمرار الضغط حتى 2027.
- أثر على قائمة المكونات (BoM): تكاليف الهواتف المتوسطة والراقية ارتفعت بنسبة 10-15% وفقًا لتقديرات Counterpoint Research.
تحليل المقايضات الست الأبعاد
| البُعد | اعتماد LPDDR6 | البقاء مع LPDDR5X |
|---|---|---|
| الأداء | قفزة ≈47-69% في عرض النطاق — أثر مباشر على أداء LLM المحلي | كافٍ لأحمال العمل الحالية، محدود مع نماذج أكبر |
| قابلية التوسع | ناقل 96-بت يوفر هامشًا لنماذج أكبر مستقبلًا | ناقل 64-بت قد يصبح عنق زجاجة خلال عامين |
| الأمان | ECC مدمج وPRAC لمقاومة Row Hammer | ECC خارجي، حماية أقل |
| سهولة الصيانة | تعقيد إضافي في التصميم والتغليف | تصميم ناضج ومجرَّب |
| تكلفة التشغيل | زيادة ملموسة في تكلفة المكونات في ظل أزمة DRAM | تكلفة أقل، هوامش ربح أفضل |
| تجربة المطور | عرض نطاق أعلى يفتح إمكانيات جديدة لنماذج محلية | قيود على حجم النماذج القابلة للتشغيل بسلاسة |
سيناريوهات الإطلاق المحتملة
بناءً على البيانات المتاحة، يمكن رسم ثلاثة سيناريوهات:
السيناريو الأول: تقسيم بين الطرز (الأرجح)
- Pixel 12 Pro / Pro XL / Pro Fold → LPDDR6 بناقل 96-بت
- Pixel 12 (القياسي) → LPDDR5X بناقل 64-بت
المسوّغ: يتسق مع سابقة ZUFS، ويحصر الزيادة في التكلفة في الطرز التي يقبل مشتروها دفع علاوة سعرية.
السيناريو الثاني: LPDDR5X موحّدة مع ناقل أعرض
- جميع الطرز → LPDDR5X بناقل 96-بت بدلًا من 64-بت
المسوّغ: يحقق جزءًا من مكاسب عرض النطاق دون تكلفة LPDDR6. هذا ما تشير بعض التقارير إلى أن Apple تدرسه مع A20 Pro.
السيناريو الثالث: التراجع الكامل (غير مستبعد)
- جميع الطرز → LPDDR5X بناقل 64-بت (دون تغيير)
المسوّغ: إذا ارتفعت تكاليف DRAM بحدة أكبر من المتوقع، أو إذا قررت Google أن مكاسب الأداء لا تبرر التعقيد الإضافي في التغليف.
التوصية التقنية وخطوة العمل
تسريب LPDDR6 مع Tensor G7 يُمثّل — إن تأكد — أهم ترقية في بنية Tensor منذ الانتقال إلى TSMC. لكن ثلاثة متغيرات ستحدد مصيره: تكلفة DRAM في النصف الأول من 2027، جاهزية تقنية التغليف WMCM لنطاق إنتاج Google، ومدى نضج بنية مُتحكِّم الذاكرة 96-بت في تصميم LaJolla.
للمطورين: ابدأوا بتحسين نماذجكم المحلية لتستفيد من عرض نطاق أعلى عبر تقنيات مثل التكمية (Quantization) ذات الحجم المتوسط (مثلًا 4-بت بدلًا من 2-بت)، لأن عرض النطاق الإضافي سيسمح بنماذج أكبر وأعلى جودة.
للمستهلكين: إذا كنتم تنتظرون Pixel 12 لأداء الذكاء الاصطناعي المحلي، فالمتغير الذي يجب مراقبته ليس تردد المعالج — بل نوع الذاكرة وعرض الناقل في المواصفات الرسمية حين تُعلَن.
📡 للمزيد من التغطيات اليومية، استكشف قسم الأخبار عبر موقعنا.
ابقَ دائماً في قلب الحدث التقني! 🔍
انضم الآن إلى نخبة متابعينا على تيليجرام و واتساب لتصلك أهم الأخبار والحصريات فور حدوثها! 💡
